目錄

• • 一、Nexus 4 DDR開發(fā)板
  • 二、主要外圍接口電路
  • • （1）Nexus4 DDR Artix-7FPGA引腳分配
    • （2）LED燈電路
    • （3）撥碼開關(guān)電路
    • （4）按鍵電路
    • （5）數(shù)碼管電路

一、Nexus 4 DDR開發(fā)板

Nexus 4 DDR開發(fā)板搭載 Xilinx@ artix-7FPGA芯片，是一個(gè)打開即用型的數(shù)字電路開發(fā)平臺(tái)，幫助使用者能夠在課堂環(huán)境下實(shí)現(xiàn)諸多工業(yè)領(lǐng)域的應(yīng)用。

相比早期版本,經(jīng)優(yōu)化后的 Artix7FPGA芯片能夠?qū)崿F(xiàn)更高性能的邏輯，并且能提供更多的容量,更好的性能以及更豐富的資源。

Nexus4DDR開發(fā)板集成了USB、以太網(wǎng)和其他端口,能實(shí)現(xiàn)從理論型組合電路到強(qiáng)大的嵌入式處理器的多種設(shè)計(jì)。

幾個(gè)內(nèi)置的外設(shè):包括一個(gè)加速度計(jì)，一個(gè)溫度傳感器,微機(jī)電系統(tǒng)數(shù)字麥克風(fēng)，擴(kuò)音器和大量的I/O設(shè)備使 Nexus4DDR在不需要任何其他組件的情況下就能滿足廣泛的設(shè)計(jì)需求。新一代的 Nexus4DDR最值得被關(guān)注的改良是將原先的16MB的 Cellularram升級(jí)為128MB的DDR2SDRAM內(nèi)存。 Nexus4DDR開發(fā)板如圖所示，表4.1給出了 Nexus4DDR開發(fā)板功能說明。

二、主要外圍接口電路

（1）Nexus4 DDR Artix-7FPGA引腳分配

板卡包含16個(gè)撥動(dòng)開關(guān)、5個(gè)按鍵、16個(gè)獨(dú)立的LED指示燈和8位7段數(shù)碼管，如圖2所示。

實(shí)際應(yīng)用中，如果誤把分配給按鍵或撥動(dòng)開關(guān)的FPGA引腳定義為輸出將容易出現(xiàn)短路現(xiàn)象。因此，按鍵與撥動(dòng)開關(guān)通過電阻與FPGA相連，以防止短路損壞FPGA。

5個(gè)按鍵作為瞬時(shí)開關(guān)，默認(rèn)狀態(tài)為低電平，當(dāng)被按下時(shí)輸出高電平。撥動(dòng)開關(guān)根據(jù)撥動(dòng)位置產(chǎn)生恒定高電平或低電平信號(hào)。

16個(gè)獨(dú)立高效率的LED指示燈的陽極分別通過3309電阻與FPGA相連，當(dāng)對(duì)應(yīng)1O引腳為高電平時(shí)，點(diǎn)亮相應(yīng)的LED指示燈。

此外，上電指示燈、FPGA編程狀態(tài)指示燈和USB端口狀態(tài)指示燈，用戶不能使用。板卡上 Nexus4 DDR Artix7FPGA的引腳分配如表2所示，表中給出了用戶I/O信號(hào)、7段數(shù)碼管信號(hào)與FPGA引腳的對(duì)應(yīng)關(guān)系

表2

（2）LED燈電路

LED燈電路如圖2所示。當(dāng)FPGA輸出為高電平時(shí)，相應(yīng)的LED點(diǎn)亮;否則，LED熄滅。板上配有16個(gè)LED。在實(shí)驗(yàn)中靈活應(yīng)用，可用作標(biāo)志顯示或代碼調(diào)試結(jié)果顯示。

（3）撥碼開關(guān)電路

撥碼開關(guān)電路如圖2所示。使用該16位撥碼開關(guān)時(shí)需要注意:當(dāng)開關(guān)撥到下?lián)鯐r(shí)，表示FPGA輸入為低電平。

（4）按鍵電路

按鍵電路如圖2所示。板上配有5個(gè)按鍵，當(dāng)按鍵按下時(shí)，表示FPGA的相應(yīng)輸入腳為高電平。在開發(fā)學(xué)習(xí)過程中，建議每個(gè)工程項(xiàng)目都有一個(gè)復(fù)位輸入，這樣有利于代碼調(diào)試

（5）數(shù)碼管電路

數(shù)碼管電路如圖2所示。板卡使用的是兩個(gè)4位帶小數(shù)點(diǎn)的7段共陽數(shù)碼管，每位都由7段LED組成。每一段LED可以單獨(dú)描述，當(dāng)相應(yīng)的輸出腳為低電平時(shí)，該段位的LED點(diǎn)亮。雖然每一位數(shù)碼管都有128種狀態(tài)，但是實(shí)際中常用的是十進(jìn)制數(shù)。位選位也是低電平選通。

每一位數(shù)碼管的7段LED的陽極都連接在一起，形成共陽極結(jié)點(diǎn)，7段LED的陰極都是彼此獨(dú)立的，如圖4.3所示。共陽極信號(hào)用于4位數(shù)碼管的輸入信號(hào)使能端，4位數(shù)碼管中相同段位的陰極連接到一起，分別命名為CA~CG。例如，4個(gè)數(shù)碼管的D段LED的陰極都連接在一起，形成一個(gè)單獨(dú)的電路結(jié)點(diǎn)，命名為CD。這些7段LED的陰極信號(hào)用于4位數(shù)碼管顯示，這種信號(hào)連接方式會(huì)產(chǎn)生多路顯示，用戶必須根據(jù)數(shù)碼管的陽極使能信號(hào)來分別點(diǎn)亮相應(yīng)數(shù)碼管的段位。

為了點(diǎn)亮一段LED，陽極應(yīng)為高電平，陰極為低電平。然而，板卡使用晶體管驅(qū)動(dòng)共陽極結(jié)點(diǎn)，使得共陽極的使能反向。因此ANO ~ AN3、AN4 ~ AN7和CA ~ CG/DP信號(hào)都是低電平有效。當(dāng)AN0 ~ AN3、AN4 ~ AN7為高電平時(shí)，數(shù)碼管均不亮；AN0 ~ AN3、AN4 ~ AN7為低電平時(shí)，對(duì)應(yīng)數(shù)碼管的共陽極端為高電平，如果該數(shù)碼管的陰極信號(hào)CA ~ CG和小數(shù)點(diǎn)DP為低電平，則對(duì)應(yīng)LED段點(diǎn)亮。如果ANO ~ AN3、AN4 ~ AN7同時(shí)為低電平則數(shù)碼管會(huì)顯示同樣的內(nèi)容。

圖2 板卡外設(shè)電路

圖3 共陽極電路結(jié)點(diǎn)/b>

實(shí)際應(yīng)用中，經(jīng)常需要多個(gè)數(shù)碼管顯示，一般采取動(dòng)態(tài)掃描顯示方式。這種方式利用了人眼的滯留現(xiàn)象，即多個(gè)發(fā)光管輪流交替點(diǎn)亮。板卡上的8個(gè)數(shù)碼管，只要在刷新周期1~ 16ms(對(duì)應(yīng)刷新頻率為60~1000Hz)期間使8個(gè)數(shù)碼管輪流點(diǎn)亮一次(每個(gè)數(shù)碼管的點(diǎn)亮?xí)r間就是刷新周期的1/8)，則人眼感覺不到閃爍，宏觀上仍可看到8位LED同時(shí)顯示的效果。例如，刷新頻率為62.5Hz，8個(gè)數(shù)碼管的刷新周期為16ms，每一位數(shù)碼管應(yīng)該點(diǎn)亮1/8刷新周期，即2ms。

8位數(shù)碼管的掃描控制時(shí)序圖如圖4所示，當(dāng)數(shù)碼管對(duì)應(yīng)的陽極信號(hào)為高電平時(shí)，控制器必須按照正確的方式驅(qū)動(dòng)相應(yīng)數(shù)碼管的陰極為低電平。例如，如果AN1為低電平且保持4ms，7段信號(hào)CA、CA和CC為低電平，則對(duì)應(yīng)數(shù)碼管顯示為“7”;若AN1無效，AN0低電平有效且保持4ms，7段信號(hào)CB和CC為低電平，對(duì)應(yīng)數(shù)碼管顯示為“1”，這樣周而復(fù)始，則兩個(gè)高位數(shù)碼管始終顯示為“71”。

圖4 4位數(shù)碼管時(shí)序圖/b>

Vivado設(shè)計(jì)流程（一）新建工程

Vivado設(shè)計(jì)流程（二）設(shè)計(jì)文件輸入

Vivado設(shè)計(jì)流程（三）功能仿真